# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-095865

(43) Date of publication of application: 12.04.1996

(51)Int.CI.

G06F 12/14

(21)Application number : **06-229337** 


(71)Applicant: NEC ENG LTD

(22)Date of filing:

26.09.1994

(72)Inventor: TANAKA HIROMASA

#### (54) MISWRITING PREVENTING DEVICE



(57) Abstract:

PURPOSE: To prevent a memory from being miswritten owing to a-noise, etc.

CONSTITUTION: When an address from a CPU 1 indicates a specific value, the memory 2 is allowed to be written and only in this writing-enabled state, the memory 2 is written. The specific value is a free address value which is not present in the address space of the memory 2. Consequently, miswriting is prevented through two steps, i.e., a 1st step wherein a write-enable register 4 is set according to the result obtained by decoding the address value by a decoder and a 2nd step wherein the memory 2 is allowed to be written with the output of an AND circuit 5, so the writing-enabled state is not easily entered and miswriting due to noise, etc., is seldom caused.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19) 日本国物新庁 (JP) (12) 公開特許公報 (A)

#### (11)特許出願公開發号

#### 特開平8-95865

(43)公開日 平成8年(1998)4月12日

(51) Int.CL\*

鐵別配号 庁内整理番号 PI

技術表示魯所

G06F 12/14

310 F

審査請求 京請求 語求項の数4 OL (全 6 页)

(21)出題番号

特度平6-229337

(22)出路日

平成6年(1994)9月26日

(71)出願人 000232047

日本領気エンジニアリング株式会社

京京都港区芝浦三丁目18号21号

(72) 発明者 田中 宏昌

東京都港区芝油三丁目18番21号 日本電気

エンジニアリング株式会社内

(74)代理人 弁理士 京本 直樹 (外2名)


#### (54) 【発明の名称】 誤書込み防止義優

#### (57)【要約】

【目的】 ノイス等によるメモリの誤書込みを防止す

【構成】 メモリ2についてのCPU1からのアドレス が所定値を示したときメモリ2の書込を許可し、この書 込許可状態のときにのみメモリ2の書込みを行うように する。その所定値は、メモリ2によるアドレス空間に存 在しない空きアドレス値とする。

【効果】 アドレス値をデコーダでデコードした結果に 応じて音込許可レジスタ4をセット状態にする第1のス テップと、アンド回路5の出力でメモリ2を書込許可状 盛にするという第2のステップとの2つのステップによ り誤書込みを防止するので、容易には書込許可状態にな らず、ノイズ等によって誤害込みされることは極めて少 ない。



1

#### 【特許請求の箇囲】

【韻求項 1 】 メモリについてのアドレス値が所定の値 を示したとき前記メモリの登込を許可する登込許可手段 を含み、この窓込許可状態のときにのみ前記メモリの登 込みを行うようにしたことを特徴とする誤音込み防止装

【請求項2】 前記所定の値は、前記メモリによるアド レス空間に存在しない空きアドレス値であることを特徴 とする請求項1記載の誤容込み防止装置。

【請求項3】 前記者込許可手段は、前記アドレス値を 10 デコードするデコーダと、このデコード結果を保持する 保持回路とを含み、この保持回路の保持内容に応じて前 記メモリの書込みを許可することを特徴とする請求項1 又は2記載の誤登込み防止装置。

【韻水項4】 前記保持回路は、前記メモリの容込が行 われたときにその保持内容がリセットされることを特徴 とする請求項3記載の誤容込み防止转置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は誤食込み防止整置に関 し、特にEEPROM (ElectricalEras able Programable Read On! y Memory) PNVRAM (Non-Volat aile Random Access Memor y) について誤容込みを防止する装置に関する。 [0002]

【従来の技術】一般に、メモリはライトイネーブル信 号、チップセレクト信号、アウトプットイネーブル信 号. アドレス信号等の制御信号によりデータが書込まれ はデータ鎖子DATA、アドレス蝎子AD、メモリライ ト端子MEMW(一)及びメモリリード端子MEMR (一) が設けられている。また、NVRAM等のメモリ 2にはデータ端子DATA、アドレス端子AD、チップ セレクト端子SC(一)、ライトイネーブル端子WE、 アウトプットイネーブル端子OE(一)とが設けられて いる。なお、(一)はその信号が負齢温信号であること を示すものとし、以下の説明においても同様とする。 【0003】かかる模成において、CPU1のアドレス

蝎子から送出されるアドレス信号9はアドレスデコーダ 40 たときそのメモリの母込を許可し、との母込許可状態の 7でデコードされてチップセレクト信号11となり、メ モリ2が選択される。そして、メモリ2に母込信号12 が入力されアドレス信号9により示されたアドレスにデ ータ8が脅込まれる。CPU1のメモリリード端子(M EMR)から読出信号15が送出された場合は、アドレ ス信号9により示されたアドレスからデータが読出され

【①①04】すなわち、CPU1からアドレス信号9と 登込信号12が所定のタイミングで出力され、このアド セレクト信号 1 1 により、特定のメモリ領域を選択する ことでデータ8がメモリ2に登込まれるのである。

【0005】ところで、かかる樽成においてチップセレ クト信号 1 1 がノイズ等によってイネーブル状態になる と、誤ってデータが脅込まれてしまう場合があった。

【0006】との不都台を解決する公知技術として、特 関平4-274539号公報がある。これについて、図 面を参照して説明する。 図4は同公報に記載されている 誤容込み防止装置の模成を示すプロック図であり、図3 と同等部分は同一符号により示されている。

【0007】図に示されている誤者込み防止装置は、C PUlからのデータが特定の値になったときにフリップ フロップ40をセットし、これによりアンド回路5の出 力でメモリ2を魯込許可状態にするのである。つまり、 フリップフロップ40をセットする第1のステップと、 アンド回路5の出力でメモリ2を脅込許可状態にすると いう第2のステップとの2つのステップにより誤容込み を防止しているのである。かかる模成によれば、容易に は魯込許可状態にならないため、ノイズによって誤春込 20 みされることは極めて少ない。

[0008]

【発明が解決しようとする課題】上述した公知技術によ れば、CPUからのデータが特定の値になったときに書 込みを許可している。そのため、CPUはメモリを音込 む時以外の時にその特定のデータを出力することができ ない。したがって、CPUの出力するデータが制限を受 けるという欠点がある。

【0009】本発明は上述した従来技術の欠点を解決す るためになされたものであり、その目的はCPUの出力 る。すなわち、図3に示されているように、CPU1に 30 するデータが制限を受けることのない観番込み防止装置 を提供することである。

[0010]

【課題を解決するための手段】本発明による誤審込み防 止装置は、メモリについてのアドレス値が所定の値を示 したとき前記メモリの書込を許可する書込許可手段を含 み、この春込許可状態のときにのみ前記メモリの書込み を行うようにしたことを特徴とする。

[0011]

【作用】メモリについてのアドレス値が所定の値を示し ときにのみメモリの脅込みを行うようにする。その所定 の値は、そのメモリによるアドレス空間に存在しない空 きアドレス値とする。

[0012]

【奥協例】次に、本発明について図面を参照して説明す

【りり13】図1は本発明による誤密込み防止鉄蹬の一 **真槌側の模成を示すプロック図であり、図3及び図4と** 同等部分は同一符号により示されている。本例の装配が レスによってアドレスデコーダ7から出力されたチップ 50 図4の装置と異なる点は データではなくアドレス値が

予め定められた値を示したときにメモリの書込を許可す る点である。これにより、CPUの出力するデータが制 限を受けることがないのである。以下、詳細に説明す

【0014】図において、アドレスデコーダ3はCPU 1からのアドレス信号をデコードするものであり、アド レス信号が予め定められた値になったとき春込許可レジ スタセット 健身6をイネーブル状態にし、それ以外の値 の時にはチップセレクト信号11をイネーブル状態にす るものである.

【0015】魯込許可レジスタ4は、魯込許可レジスタ セット信号6がイネーブル状態になったときにセットさ れるものであり、その出力である春込許可信号14はア ンド回路5の入力の一方に入力される。このレジスタ4 は、例えばRS型フリップフロップやD型フリップフロ ップにより模成される。なお、図中のS(一)はセット 端子、R(一)はリセット端子である。

【0016】アンド回路5は、その2つの入力信号が共 にイネーブル状態になったときにオン状態となり、ライ イトイネーブル信号13は、 春込許可レジスタ4のリセ ット端子R(一)にも入力され、これによってレジスタ 4はリセット状態になる。

【0017】かかる構成において、CPU1からデータ 8をメモリ2に審込む場合。CPU1からアドレス信号 9とメモリ書込信号12を所定のタイミングで出力させ つつ、アドレス信号9を受けてアドレスデコーダ3から の書込レジスタセット信号6が書込許可レジスタ4に保 持されることにより、イネーブル状態になった書込許可 春込許可信号 1.4 が入力されるとオン状態となり、誤母 込防止回路10はメモリ2へのデータ書込みを許可する 状態になる。

【0018】アドレス信号9とメモリ魯込信号12とが CPU1から出力されると、アドレスデコーダ3からの チップセレクト信号11によりメモリ2の所定領域が選 択される。それと共に、メモリ書込信号12はアンド回 路5を通過し、ライトイネーブル信号13としてメモリ 2に入力されて指定された領域にデータ8が会込まれ る。

【0019】ライトイネーブル信号13は音込許可状態 でメモリライト動作が実行されたときにのみ有効にな る。また、ライトイネーブル信号13がイネーブル状態 になると、春込許可レジスタ4はリセットされる。春込 許可レジスタ4がリセットされれば、 魯込許可信号14 はディセーブル状態になり、アンド回路5をオフ状態に する。これにより、春込許可状感が解除され、魯込禁止 状態になる。

【0020】次に、以上の動作について図2を参照して 説明する。図2は図1の各部の助作を示すタイムチャー 50 にすれば良い。そして、例えばアドレスデコーダ3の出

トであり、図1と同等部分は同一符号により示されてい

【①①21】図においては、アドレス信号9、巻込許可 レジスタセット信号6、チップセレクト信号11 春込 信号12、音込許可信号14、ライトイネーブル信号1 3及びデータ8とが示されている。

【0022】図に示されているように本例の装置では、 CPUの2マシンサイクルに対応する2つのライト動作 期間C1及びC2によりメモリに対する音込みが行われ 10 るのであり、C3が春込許可状態の期間である。

【0023】まず、ライト動作期間C1において、アド レス信号9によるアドレス値が予め定められた値を示し たとき、アドレスデコーダ3からの魯込許可レジスタセ ット信号6がイネーブル状態になる。

【0024】次に、膏込許可レジスタセット信号6がイ ネーブル状態になったことで、ライト動作期間C2にお いて、春込許可レジスタ4がセット状態になる。する と、魯込許可信号14がイネーブル状態になりアンド回 路5に入力される。アンド回路5は魯込許可信号14が トイネーブル倡号13を送出するものである。また、ラ 20 入力されるとオン状態となり、ライトイネーブル倡号1 3がイネーブル状態になる。これにより、メモリ2への データ書込みが可能になる。この状態が春込許可状態の 期間C3であり、アドレス信号9により指定されたアド レスに、データ8がメモリに春込まれる。

【0025】ライトイネーブル信号13がイネーブル状 艦になったため、 春込許可レジスタ4がリセット状態に なる。よって、時刻T1において舎込許可信号14及び ライトイネーブル信号13がディセーブル状態になり、 書込許可状態が解除される。 このように、 書込許可レジ 信号14がアンド回路5に入力される。アンド回路5は、30、スタ4がすぐにリセットされるため、確実に誤害込みが 防止できる。再度メモリ2の書込みを行いたい場合は、 以上と同じ動作を繰返せば良い。

> 【0026】以上の助作において、魯込信号12はライ ト動作期間C1及びC2を通してイネーブル状態になっ ている。つまり、CPUの2マシンサイクルの間、春込 信号12はイネーブル状態のままである。よって、CP Uからみれば、容込許可レジスタ4をセットする第1の ステップと、アンド回路5の出力でメモリ2を塞込許可 状態にするという第2のステップとの2つのステップに 40 より誤者込みを防止しているのである。かかる構成によ れば容易には登込許可状態にならないため、ノイズによ って誤者込みされることは極めて少ないのである。

【0027】しかも、データではなく、アドレスが予め 定められた値になったときにのみ音込を許可しているた め、CPUの出力するデータが制限を受けることはない のである。

【0028】ことで、予め定められたアドレスの値は、 メモリ2によるアドレス空間に存在しない空きアドレス 値にすれば良い。すなわち、本来存在しないアドレス値

力の下位ピット側をチップセレクト信号11用に、上位 ピット側を書込許可レジスタセット信号6に夫々割当 て、下位ビット側をユーザに使用させ、上位ビット側は メーカのみが使用すれば良い。

【0029】かかる模成によれば、メーカにおいて装置 出荷前に不填発性メモリに書込んでおいたデータを、出 前後にユーザが誤って書替えてしまうことを防止でき る。また、揮発性メモリについても、24時間電源オン の状態で使用される装置においてメーカ側がメモリに音 込んだデータをユーザが誤って音替えてしまうことを防 10 【符号の説明】 止できる。

【()()3()】つまり、メーカ側が使用できるメモリ空間 とユーザ側が使用できるメモリ空間とを区分けしてお き、メーカ側が使用できるメモリ空間にのみ本発明を適 用すれば、その空間に春込まれたデータが破壊されるこ とがなくなるのである。

#### [0031]

【発明の効果】以上説明したように本発明は、メモリに ついてのアドレス値が所定の値を示したときにのみ書込 を許可することにより、CPUの出力するデータが制限 20 12 書込信号 を受けることなく誤者込みを防止することができるとい う効果がある。

#### \*【図面の簡単な説明】

【図1】本発明の実施例による誤書込み防止装置の構成 を示すプロック図である。

6


【図2】図1の誤音込み防止装置の動作を示すタイムチ ャートである。

【図3】メモリとCPUとの一般的な関係を示すプロッ ク図である。


【図4】従来の誤舎込み防止装置の構成を示すブロック 図である。

- 1 CPU
- 2 メモリ
- 3 アドレスデコーダ
- 4 書込許可レジスタ
- 5 アンド回路
- 6 書込許可レジスタセット信号
- 8 データ
- 9 アドレス信号
- 11 チップセレクト信号
- 13 ライトイネーブル信号
- 14 鲁込許可信号

【図2】



[図1]



[図3]

